2026年回归博客

续写我的个人博客

2026年10月24日，上海张江台风大作，没有出门，在家刷推。我偶然翻看回自己的GitHub仓库，不小心找到我四年前的这个博客仓库。

我以前的博文还是非常技术的，和我当时读研的科研工作紧密相关。内容主要是当时我所掌握的主要技术栈，Scala的一些基础内容，SpinalHDL的一些技巧性文章，使用Innovus做布局布线工具的一些经验教训。

博客的最后发布时间竟然是四年前，2022年四月，上海疫情封城期间。我现在对此居然已经没了什么印象，只有当时困在宿舍里，宅着玩艾尔登法环的记忆，浑然不记得自己还在四月份写了最后一篇技术博文。看标题，是SpinalHDL的memory blackbox的plugin的开发。当时写这篇文章，主要目的就是为了记录我深入调研了SpinalHDL的内部架构，掌握了它的各个Phase处理编译HDL的流程，从而得以开发一个新的phase，hack一下SpinalHDL生成RTL的流程，将memory非常方便的转换成我们当时使用的SRAM macro的model。

SpinalHDL是我在古法编程时代非常喜欢的一个技术栈。

大三时期，我高强度使用Vim+Verilog，做FPGA的RTL开发和仿真，参加集成电路创新大赛。那是18年，我使用Windows的WSL终端，使用Vim，手写Verilog代码。那种开发的原始和低效，那种被低级错误导致编译和仿真的失败，不断地折磨着我的神经。那个时候的我真实难以想象谁会手搓Verilog来设计大规模数字逻辑电路。

2020年研一寒假，我刷知乎刷到了Chisel和SpinalHDL这两个基于Scala的硬件描述语言。对那时的我来说，这简直就像一个多年残疾的人装备上未来战士机甲一样。我拿着个新的机甲，就像玩新的玩具一样，不断的操弄，不断的阅读它的使用文档，看它的feature是怎么把我过去两年写Verilog HDL的各种痛点一一解决的。在这之前，我很难说我是一个喜欢ASIC design，喜欢架构设计的人。之前的痛苦让我觉得RTL设计就是纯粹的苦力和折磨，HLS虽然好但似乎不被各路老司机看好。拿了新机甲后，看什么都觉得可以试试把这算法硬化成RTL电路。

对那段时间新兴HDL风靡有所了解的人都知道，SpinalHDL基于Scala，Scala则基于Java，融合了函数式编程的语法概念，加了很多语法糖。它把电路设计的语言，从Verilog的底层原始描述层次，进一步提升到了以OOP和FP为范式的真正现代编程语言的抽象层次。所以我在研一下学期，在我研究生组会里，给我组做电路的同学分享了这个语言。PPT的标题就用了“SpinalHDL——RTL开发的范式转移”这一说法。我知道，Verilog给我们做数字电路的同学带了多少痛苦，而这个东西又能多大程度上解放我们的心智，让我们的注意力更多的集中在顶层架构设计和微架构设计的层面上。

不出所料，讲完的那一个月，几乎所有的电路设计的同学全部转移到了SpinalHDL。不仅我在用，上到我的博士师兄，中到我的同级，下到新入组的学弟学妹。这一技术甚至成了我们实验室的传统（技术债？），我博士师兄的创业公司的电路设计的代码都是用的SpinalHDL写的。Tape out的片子的设计也是基于SpinalHDL，仿真也是如此。刚刚刷小红书，刷到实验室一个我不认识的博士学弟，帖子里面写着用SpinalHDL做miniCPU大作业，我也忍不住为我的影响力居然绵延至今而内心窃喜。虽然那位师弟并不一定知道是谁首先在实验室里引入这门语言的，可能他们也不会在Vibe coding的年代关心这个问题。

工作以后，在英伟达做了数字验证。这不是一个我喜欢的领域。验证就是测试，说的简单点就是写TB，写测试，找RTL电路设计的bug。我更喜欢去设计并完成一个东西，而不是去证明别人设计并完成的东西是正确无误的。SpinalHDL是再也用不上了。以后打交道的东西，是SystemVerilog，勉强支持OOP，唯一的编程框架叫UVM。读研的时候尝试了数次去阅读UVM的教程，企图给自己的TB搭一个正规的架子，但一直学不会。UVM的架构设计都是什么垃圾东西，和SpinalHDL这些采纳了现代范式的框架一比，丑陋不堪。概念繁多，而且初学者抓不住重点。这些都不是符合我技术审美的东西，我也懒得去钻研什么，工作中学的差不多够用就行。掌握的UVM和验证知识，能让我看懂并写明白公司里面那些TB的代码，能过code review就OK了。技术博客也就此停更，我根本不觉得这个阶段有什么值得我表达的技术方向的东西。

但是2022年到2026年，似乎跨了一个时代。2022年11月30日，江泽民去世，同日ChatGPT发布。22年底和23年初真是一个躁动和混乱的时候，可能那就是历史趋势跳变点的特征。来不及给母校上海科技大学校长父亲哀悼，我立刻就跟进了这个令世人瞩目的技术最前沿。我火速用我的Gmail邮箱在OpenAI注册了账号，创建了一个API key，获得了当时的10美元的额度。在网页和GPT3.5聊天还不过瘾，那是低端用户的行为。作为开发者，那必然是创建一个telegram bot，把API接到bot上，直接通过手机和ChatGPT聊天然后截图发朋友圈（也可能没发，忘了）。那个时候ChatGPT并未发布任何客户端，能用的只有一个官网的聊天页面和API。年底动态清零结束，中国大陆解封。23年初，GPT周围衍生产品疯了一样的生长。我那些玩法也都早已烂大街没什么稀奇的了。随后ChatGPT等美国AI lab也火速封禁了中国大陆用户，中国人无缝直连frontier model的机会只持续了一两个月左右。我的Gmail账户的10美元估计也就花了几美分，就没了。

后续的LLM的发展从NVDA的股价可见一斑，一路狂飙突进。而我的技术工作，就和六年前SpinalHDL被我发现一样，又迎来一轮新的范式转移。

我有多久没有亲自手写代码了？从Verilog到SpinalHDL，我不再需要亲自处理寄存器打拍时序配平，不需要亲自手写计数器，不需要硬把FSM凹成Verilog喜欢的三段式摸样。所有的代码处理起来都很自然，符合RTL微架构设计的直觉，OOP和FP的语法糖更让代码书写更加顺畅和优雅。从SV+UVM到现在Vibe verification，我从26年年初到现在已经不再亲自手写验证的一行代码了。如果我还是设计，还在使用SpinalHDL的RTL design，我也不认为我还会再手写代码，即便这个过程可能在之前的我看来是一种享受。

Agent是新的玩具，新的技术范式。现在的我就和20年冬天，一个人在家里面翻遍SpinalHDL文档的时候一样，刷X文章和Github Trending，看看AI又有了什么新东西出现。我不再关注一线开发的技术，我现在似乎更加关注Agent管理学技巧。研究什么model+harness好用，就像HR研究什么大学毕业，什么专业毕业的人好用一样。研究多agent会话并行开发，应该如何组织Agent，协调资源和信息沟通。研究如何使用Hermes agent来代理我管理这帮小弟Agent，如何跟踪它们的工作进展，并推进它们的工作。研究怎么确保小弟Agent做的活是高质量完成的，研究怎么对抗性review，研究如何让Agent不要撒谎。

我的Title还是IC，individual contributor，和manager没有半毛钱关系。但我的工作却越来越接近一个真正manager的工作日常。项目的任务划分，排期，任务分配和进度追踪，画kanban了解最新工作进度。Agent是我的全能实习生小弟，而我是它们的leader，只负责和对外沟通交流并向上管理。Agent的技术实力，实现速度，迭代速度，上下文窗口都比我强的多得多，如果我回到一线开发的位置，只会立刻被Agent取代。这些都不可能回得去了，古法编程时代彻底结束。

AI还会指数级发展，这是毫无疑问的事情。一个IC不再只在一线干活，而是一人成军，指挥一个Agent team。这个时候，我个人能够沉淀下来的技术资产到底是什么？能够在下一家公司复用的东西是什么？是我指挥Agent team的能力吗？是我的技术直觉和技术品味吗？这些问题我暂时没有答案。

我续写停更四年的博客的原因，就是希望通过博文来记录我的对上述问题的思考。我希望能够有一个地方，通过书面文字来整理我的思绪，并期望能够沉淀点什么所谓能复用能增值的技术资产。

这篇博客怎么发布，我都忘了，不过我也不关心，反正也是Agent小弟帮我敲命令。无所谓，就先这样。